Page 14 - CSC_issue2_2018_eMag.pdf

技术 | Technology – 3D 集成

3D 集成

整合 InP，GaN 和硅 CMOS

多材料堆叠器件实现了无与伦比的性能 , 这归功于有源衬底、晶圆键合和
散热通孔。

Andrew Carter，Miguel Urteaga, TELEDYNE SCIENTIFIC AND IMAGING 公司

与 硅基技术相比，采用 III-V 族材料制造的 形成合适的机械和电气接口。一般来说，这不是
太棘手，这要归功于诸如凸点键合和热压键合等
器件具有卓越的高频性能和更好的功率处
理特性。然而，这并不是说硅不能发挥作用。由 技术。但是，如果布线密度太高，则底部中介层
III-V 族材料制成的电子器件平台缺乏集成的低功 可能过于昂贵。
耗数字逻辑电路，所以当它们用于制造复杂的基 可以解决这个缺点的变化是使用中介层，这
于 III-V 族材料混合信号系统时，它们必须在某种 也是常用的有源器件衬底，例如硅 CMOS。采用
程度上与硅 CMOS 相连接。 这种方法，一些中介层的成本可能会降低，因为
如果通过紧密异构集成将这两个材料系统 它预先填充了技术。另一个优点是密集的布线环
结合在一起，这可以为新型微系统打开大门，将 境。然而，这些优点可能会由于芯片内寄生损耗
III-V 族晶体管的性能与 CMOS 的巨大 IP 和制造 所掩盖，这会阻止系统达到每项技术的内在性能。
资源相结合。其中一个关键挑战是确保异构集成 通过在共同衬底上进行所有技术的外延生长
工艺不会损害 III-V 族器件的本征性能。 可以避免这种缺陷。这种方法的另一个优点是器
有许多不同的方法可以实现化合物半导体和 件可以共享同一个布线环境。然而，主衬底很昂
硅的异构集成（参见图 1 的概述）。一种选择是简 贵 ；并且由于厚的外延缓冲层，可能会导致器件
单地将由不同材料制成的器件平铺到中介层上。 热管理不好。
通过这种被称为 2.5D 集成的方案，所有材料必须 在 Teledyne Scientific and Imaging， 我 们 最
近展示出后一个问题并非不可逾越。使用混合融
合晶圆键合进行电气互连，我们形成集成了硅
CMOS 与 InP 和 GaN 技术的叠层。这些叠层具有
高导热性的 SiC 衬底，从而可以改善热管理。
我 们 的三 种 技 术叠 层 将 硅 CMOS 与 InP
BiFET（同一衬底上的 HBT 和 HEMT）和 GaN
HEMT 结合在一起。我们技术的优点包括最小的
不同技术间电学寄生效应和适用于所有类型器件
的充分散热。
我们的三种技术叠层顶部为硅 CMOS。这
是由较低功率的器件组成，因此需要最少的散
图1. 有多种选项可用于实现化合物半导体的异构集成。 热。其下是 InP 器件技术，其中 InP 衬底减薄至

12 化合物半导体 2018年第2期 www.compoundsemiconductorchina.net