Page 21 - CSC_issue2_2019_eMag.pdf

技术 | Technology – 异构集成

注，因为其成功实现了所有 III-V FET 中 InGaAs
量子阱 MOSFET 的跨导记录。MOS HEMT 的另
一个特征是它可以采用高 κ 栅极氧化物，与肖特
基栅极 HEMT 相比，这可以减小栅极的漏电流。
这是最受欢迎的性能，因为它能为更激进的器件
缩放和更高的器件密度提供条件。
我们按照 CMOS 流程顺序加工硅 CMOS 和
InGaAs 前端器件（参见“整合 CMOS 和 InGaAs
前端器件”）。我们的工艺包括晶圆键合的步骤（见
图 4）。
图5. 在SMART-LEES，使用Aixtron Crius MOCVD反应器在200mm硅衬底上生长的InGaAs HEMT
我们方法的一个关键优势是它允许不考虑 结构。
硅和 InGaAs 的前端工艺相关的热预算。由此，
III-V 器件层外延生长所需的 600℃或更高的高 MOCVD 反应器中进行，使用具有 6 °斜切和
温可以远离前端工艺处理期间硅晶圆上形成的器 200mm 直径的 725μm 厚硅（001）衬底。为了平
件。更重要的是，我们的方法避免了将 InGaAs 衡与电子迁移率相关的器件截止频率和与能带隙
MOS-HEMT 暴露于由于硅 CMOS 的前端工艺步 相关的击穿电压，我们在沟道中使用的铟组分为
骤相关温度所引起的退化。 30％。缓冲层解决了 In 0.30 Ga 0.70 As 与硅之间为 6.3％
我们 InGaAs HEMT 的生长在 Aixtron Crius 的大晶格失配（有关详细信息，请参见图 5 中我

图6.（a）顶部InGaAs表面扫描区域为30μm×30μm的原子力显微镜扫描。RMS粗糙度约为5.7nm。（b）In x Ga1 -x As沟道中不同δ掺杂种类和
-1 -1
2
铟组分的各种样品的霍尔迁移率数据。通过优化δ掺杂，可以在碲和硅δ掺杂样品中实现超过5000cm V s 的霍尔迁移率μ Hall 。
整合CMOS和InGaAs前端器件
使用新加坡低能电子系统部门工程师采用的集成方法，CMOS 和 InGaAs 前端器件按 CMOS
流程顺序进行工艺。制作涉及以下步骤 ：
• 硅 CMOS 的前端工艺
• 通过 MOCVD 在单独的硅晶圆上生长 InGaAs HEMT 外延层
• 使用多步工艺将前端进行工艺的硅 CMOS 层转移到 InGaAs HEMT 晶圆上，包括 ：将前端进行
工艺的硅 CMOS 晶圆（SOI 上）键合到硅支撑晶圆 ；从硅 CMOS 晶圆上除去硅衬底 ；将得到
的晶圆键合到硅上 InGaAs 晶圆上 ；并去除硅支撑晶圆
• 使用硅代工厂兼容工艺在 III-V 族材料窗口中制备 InGaAs MOS-HEMT。这涉及难熔金属接触
和免剥离的工艺
• 采用后端工艺在硅 CMOS 和 III-V 族器件之间形成互连

www.compoundsemiconductorchina.net 化合物半导体 2019年第2期 19