Tower 和 Cadence 宣布面向 5G 和汽车芯片的流程

Flow 展示了用于芯片和封装协同设计和仿真的统一设计环境的优势

Cadence Design Systems 和 Tower Semiconductor 宣布发布使用 Cadence® Virtuoso设计平台和 RF 解决方案的硅验证 SP4T RF SOI 开关参考设计流程。参考设计流程为高级 5G 无线、有线基础设施和汽车 IC 产品开发提供了更快的设计收敛途径。

这个新的 RF 参考设计流程利用了一套综合的混合信号和 RF 设计、模拟、系统分析和签核工具，这些工具针对 Tower 的 CMOS、BiCMOS、SOI 和 SiGe 工艺技术进行了调整。使用新产品，联合客户可以加速射频、毫米波和高性能模拟设计并提高签收信心。

“这种独特的射频和毫米波全流程解决方案已在 Tower 的 CS18 射频 SOI 代工工艺中得到联合验证，”Cadence 定制 IC 和 PCB 集团产品管理副总裁 KT Moore 说。 “我们与 Tower 的持续合作产生了另一个非常有益的解决方案，实现了先进的 IC 设计，满足当今最复杂系统的要求。 Cadence 和 Tower 客户可以从使用全 Cadence 工具集和 Tower 参考设计的集成工作流程中受益，以快速开发引人注目的产品。”

Tower 的射频和高性能模拟设计支持解决方案、PDK 和参考流程补充了其一流的代工厂无线和有线工艺技术，包括用于 RF-SOI 的 CS18 和 TPS65RS 以及用于 SiGe BiCMOS 的 SBC18。射频和毫米波 IC 和封装协同设计一直是 Tower 客户的一个关键问题，他们现在配备了经过硅验证的工具和流程。联合客户可以设计针对成本和性能进行优化的差异化 IC。

“我们很高兴宣布扩大我们的设计支持能力，为我们的客户提供新的竞争优势，” VLSI 设计中心和设计支持副总裁 Ori Galzur 先生说。 “通过与世界领先的高度先进设计工具提供商 Cadence 的长期合作，我们能够不断提供具有独特功能的新型先进设计工具，最适合领先市场的 IC 设计要求，为我们的客户提供快速和准确的设计周期时间。”

随着频率越来越高，准确整合多物理场效应的需求也在增长。因此，Tower 提供的 RF 和毫米波 PDK 现在结合了 Cadence 摄氏度热解算器、EMX 平面 3D 解算器和 Clarity 3D 解算器技术，以无缝考虑设计的电磁 (EM) 和热完整性。

多物理场分析产品补充了 Tower 使用的现有 Cadence 工具集，包括 Virtuoso 环境、Spectre® 仿真平台、Quantus Extraction 解决方案、集成的 Litho 物理分析仪和 Innovus 实施系统。

声明：本篇文章属于原创，拒绝转载，如果需要转载，请联系我们，联系电话：0755-25988571。